用74HC系列芯片进行电路设计，是怎么进行设计的，有什么教程吗。

pldjn

384065902 发表于 2016-12-30 17:48
说些自己的经验.
因为大部分数电方面功能在单片机上会很方便的实现,因此现在用数电方面的设计所知很大部分 ...

谢谢回复，经验很好，我就是遇到如果有D触发器或类似有缓存的电路不会设计。
我现在遇到一个问题是这样的：
in_a ----_---------------------
in_b------------------_--------
out--------________--------
想实现一个上面这波形的电路，在in_a的脉冲上升沿Out输出低，在in_b的脉冲上升沿Out输出高电平。

钟义亭

pldjn 发表于 2016-12-30 22:10
谢谢回复，经验很好，我就是遇到如果有D触发器或类似有缓存的电路不会设计。
我现在遇到一个问题是这样 ...

這就是 RS正反器 ,  可用正脈衝下降緣 來觸發
要用 反向器  ,   短時間的  叫做 觸發

384065902

pldjn 发表于 2016-12-30 22:10
谢谢回复，经验很好，我就是遇到如果有D触发器或类似有缓存的电路不会设计。
我现在遇到一个问题是这样 ...

in_a ----_---------------------
in_b------------------_--------
out--------________--------
首先看到楼上的,确实是同步rs触发器,S(置位)接高,INA到CLK!(低触发),之后直到INB到R!(低复位)脉冲来到后复位 最后Q!做输出上面那个是好理解的,但是最重要的一件事则是:因为太简单,没有同步rs触发器的现成74系列逻辑......现有芯片绝大多数是D触发或者JK(基本上全是同步的,下面简写)触发逻辑.

然后来谈谈自己设计数电的另一个经验:首先查找对应的常用的底层逻辑芯片(与,与非,或,或非,异或,同或,非,D触发,JK触发,计数器),然后对照着芯片的逻辑结合需要的波形表进行假设.
假如用d触发器搭,可以分析到是INA高电平锁存0,符合D触发器CLK上升沿锁存D的操作,故D接0,CLK上升沿锁存0,之后,INB下降设置输出为1,这个可以用D触发器的自带的置位端!S来控制,因此INB接S,最后表现为这个逻辑关系可以用一片74xx74芯片(双d触发器)实现,非常经济现实
假如用jk触发器与D甚至RS触发器同理,JK触发器只是在同步RS基础上增加了一个状态翻转的状态而已.
最后是还能使用纯逻辑门(如与非搭RS,或记录与清零等),计数器(计数器芯片计数清零输出需反相)之类实现此逻辑功能,不过因元件均比较多不考虑.

pldjn

384065902 发表于 2016-12-31 15:14
in_a ----_---------------------
in_b------------------_--------
out--------________--------

消化下您说的，谢谢回复；

您讲的很好，唯一有个地方不同的是in_b也是上升沿的时候out同时变高；可能是我画的时序图不够直观，用画图板画一个可能会好一些。

钟义亭

基於CPLD節省電池能量的系統斷電電路設計


https://read01.com/nxRK8z.html


按下任何開關都會通過開關的觸點以及相應的二極體建立一個電流路徑，
因此在R3上產生約2.3V的柵源偏壓，這個電壓足以在約100ms時間內使Q1導通，
並為IC1供電。當激活機械開關時，它們的最小導通時間至少為3ms，
而一個典型的操作員的按/放時間至少要30ms。由於人的響應時間相對較慢，
在操作者鬆開開關以前，CPLD可以完成導通、復位內部電路，
並將使Q1導通的斷電管腳維持在邏輯零狀態。

in_a ----_---------------------
in_b------------------_--------
out--------________--------

你好像是問的 軟體
學硬體 ,  不會問 R S 的
這一問 , 資料都不知怎找
有的人 問的不好 ,  沒了
可能 FPGA 看沒 ,  來個 軟硬分不清
CPLD 我都找沒的  難找了

我就來問個 ,  X = 1  了
X 就是不知 ,  那就是不知  , 1 是哪位了
這是問 軟 還硬 的

FPGA_ CPLD.pdf (3.23 MB, 下载次数: 30)

2017-1-2 01:16 上传

点击文件名下载附件

pldjn

钟义亭 发表于 2017-1-1 16:40
基於CPLD節省電池能量的系統斷電電路設計

谢谢您的指导，我还是要再看看数字电路设计的书

钟义亭

pldjn 发表于 2017-1-2 22:18
谢谢您的指导，我还是要再看看数字电路设计的书

数字电路设计的书 , 只有學生看了
懂數位都去看FPGA了 ,  沒人要寫邏輯書
代數運算看多也沒用 , 只需正反器
有模擬軟體可幫忙學數位
沒人知好書 , 不知想看哪種
都是要有CK的 同步正反器
要去找好學邏輯的軟體
沒人想去看代數演算
因為FPGA有行為語言會幫你做

數位邏輯設計是蝦米碗糕?

https://sofree.cc/301/

好的敎學 , 你有的也連不上
好像還有軟體 ,  可測試大陸能連上嗎 ?

一上課，老師不外乎先介紹他的評分標準…
之後他就說….他這學期要用原文書…
啊~殺了我吧….(全英文=死翹翹)
它還說，書現在正在特價唷…
一本大約500~600多塊XD (坑錢，學費都快6萬了耶= =""，還收錢ㄚ)
他也補充說…那本書大概2公斤 (這麼重是怎樣?? 練臂力麻?)
說完後，他就開始上課….
(他將原文書一頁頁撕下，掃描成PDF檔當上課內容，強!!)
他很喜歡用手寫板在他的PDF電子書上邊畫邊教學
雖然他教學認真…(感覺上!)
不過，說實在的，他在說蝦米????????
(一個中文字，我懂，但是當許多中文字組合在一起時我就不懂了)
加上，他嘴說中文，但是PDF中全是英文
整個就是霧煞煞…看無 = =
數位邏輯設計課，好像是跟電路板有關係
不過他一下扯到頻率一下扯到串連、並連….
啊~在那瞬間，我忽然發現我選錯科系了
(資管系怎搞的一付像是自然組的科系，我是社會組耶 = =)
他敎的，我想說只有我聽不懂….
沒想到左鄰右舍，大家也都聽不懂…
打瞌睡的人超多 = =
這樣還不打緊，重點是他的課竟然連續三節……
啊~~~殘念!!
好啦~結束
不過我還是想問，數位邏輯設計這堂課的核心課程內容是????

說真的，我上完一學期也不知道在上什麼......
老師全部都在講理論，算邏輯、卡諾圖化簡。
雖然考試題目會出投幣機，或是很多應用問題...
但是我們上一學期，連電路設計都沒看過。
老師說：「關於這方面的資訊，請同學下學期繼續修進階版的選修課...」
啊啊，誰要選修啊...
數位邏輯喔，不就是AND、OR、XOR、NAND、NOR這些運算邏輯？
嚴格上來說，那是屬於電路設計的一部分，比較偏向於硬體方面的課程。
低階的就是邏輯的運算，布林代數式等等。高階一些就是一些計數器、加法器……等等。
高階的設計，因為要考慮到同步的問題，沒有做好同步的話，整個邏輯系統就會變得很混亂。
所以必須提供一個穩定的時脈給這個邏輯系統。
疑問：你怎麼會選到這種鬼課程？這是硬體工程師在學的噯？軟體只要知道基本的邏輯概念就好，
沒事花那個時間、那個學分費學這種無聊的課程做什麼？
說真的原文書五六百算很便宜的了
有些書有亞洲版的便宜的也都要近一千
有些書沒亞洲版的才恐怖呢



CD4011真值表都看不懂 ,  只能給零分
我還沒去那時 ,  唐山老電工 都是在問的
三年問了兩年 , 沒看懂過書
網站類型不同 ,  對話學不會東西
他是沒看過半本書 , 不會 google
網拍都不會 ,  去買也能學東西
這樣問 是學不會 ,   一班只有幾個聽懂的

你考他試 就是零分 ,  濤寶都不會用的
他認為這樣是人氣  ,  老師都來了
可是他是沒聽懂過 ,  不是這樣學的
不是學生 對上了 不是老師的

老師不一定會設計
工程師不想當老師的
好像都是為了錢
有個專寫程式書的作家
自傳說 , 他到公司上班 沒完成程式
他只是會英文翻譯的