$(@:_config=)什么意思？

kenson

已经编译出bin文件了，现在研究一下makefile，把遇到的问题记录下来：
& t8 W/ R  a: H  I7 n8 v& @
1.  $(@:_config=)什么意思？
网上查到如下解释
这里使用了Makefile中的替换引用规则,类似常看到的例子 obj=$(srcfiles:%.c=%.o): 由.c得到对应的.o文件.
这里是一样的道理:
% W9 w* ]& i9 ], Z/ k# T7 Q $(@:_config=)
$ Z4 _/ K# B" T4 w& v# z$ E, _
, p* `, E; o* S$ {$ L, h @代表的是target smdk2410_config, 那么$(@:_config=)就是将smdk2410_config中的_config替换为空!得到smdk2410; 你可以用echo自己打印出来看看就明白了!

% V- q& n: O% [* ?/ `9 usmdk2410_config : unconfig
  @echo $(@:_config=) # 打印出来看看吧
) I+ v. X* m! W! {: H4 h  @$(MKCONFIG) $(@:_config=) arm arm920t smdk2410 NULL s3c24x0
但有一点不明白@代表目标吗？印象里好像是$@ 才代表目标，做了个测试 “
all:
   @echo $@   输出是all
* U0 m+ q+ g# l& w, b* _   @echo @    输出是@
0 ?. O$ R/ d9 u. I; V7 o. S   @echo $(@) 输出是all
所以我认为符号@在$()中和$@是一样的
2 {7 Y4 T" u, Z% o# U2. 目标 ：依赖
        命令
  命令是否可以直接是一个文件名？
6 ]' i! e0 T. Y/ g& M" [0 A做了个测试证明可以：
在外面建立一个makecfg  里面输入 echo i am here ！
在makefile 里
all：
0 _1 a! c$ z9 |. v% F    @（路径/makecfg）
8 _3 i6 v( w$ c% K% n. c! C
输入命令make all
就会输出 i am here ！

kenson

越看越发现makefile功能实在强大，配合shell 一起用所向无敌