FPGA配置

kenson

FPGA配置(AS、PS、JTAG)

FPGA配置 作者：长江学者 2007-11-23 09:51:29 标签： 我记录我的校园知识/探索 & @! W$ w  w, r( H1 z/ b, J% E4 c. E    + F% N7 x- m2 U1 b; N4 F 很多兄弟对于CPLD下JTAG的下载很熟悉了,可转到FPGA来的时候,多多少少有些迷惑,怎么出现配置芯片了,为什么要用不同的下载电缆,不同的下载模式?我就自己知道的一点东西谈一些个人的见解,并发一些资料.希望路过的朋友喝个采,版主给点威望.有问题大家也一起讨论,欢迎拍砖. * y% ?8 g: w6 k2 \1 |. B. w * S1 a4 X$ h4 w/ l- z0 o: ~% a2 v4 x1.FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。 & z0 f8 C& c1 h# F# g' q8 x5 \AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用Altera串行配置器件来完成。Cyclone期间处于主动地位，配置期间处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。(见附图) 4 i/ l; E& V+ @  @6 g) L; \( d + x' c8 W* o3 p! m4 C/ l+ ZPS则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存，1个时钟周期传送1位数据。(见附图) JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器来完成。 8 _: y* o! t, N9 y7 x# \) tFPGA在正常工作时，它的配置数据存储在SRAM中，加电时须重新下载。在实验系统中，通常用计算机或控制器进行调试，因此可以使用PS。在实用系统中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外围专用存储芯片中获得配置数据，而此芯片中fpga配置信息是用普通编程器将设计所得的pof格式的文件烧录进去。 专用配置器件：epc型号的存储器 常用配置器件：epc2,epc1,epc4,epc8,epc1441(现在好象已经被逐步淘汰了)等 对于cyclone cycloneII系列器件,ALTERA还提供了针对AS方式的配置器件,EPCS系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他们只适用于cyclone系列. * }3 x7 |1 {! o& f  C除了AS和PS等单BIT配置外，现在的一些器件已经支持PPS，FPS等一些并行配置方式，提升配置了配置速度。当然所外挂的电路也和PS有一些区别。还有处理器配置比如JRUNNER 等等，如果需要再baidu吧，至少不下十种。比如Altera公司的配置方式主要有Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Synchronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA),JTAG等七种配置方式，其中Cyclone支持的配置方式有PS，AS，JTAG三种. 6 V. ^3 x) p" @+ p' y2 对FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通过一条下载线进行烧写的话，那么开始的"nCONFIG,nSTATUS"应该上拉，要是考虑多种配置模式，可以采用跳线设计。让配置方式在跳线中切换,上拉电阻的阻值可以采用10K 3,在PS模式下tip:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号.(祥见下图).一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,才把程序烧在配置芯片中, 然后将芯片焊上.或者配置芯片就是可以方便取下焊上的那种.这样出了问题还可以方便地调试. &<60; 在AS模式下tip: 用过一块板子用的AS下载，配置芯片一直是焊在板子上的，原来AS方式在用线缆对配置芯片进行下载的时候，会自动禁止对FPGA的配置，而PS方式需要电路上隔离。 4 j8 G) Z; G9 _; u# J 4，一般是用jtag配置epc2和flex10k,然后 epc2用ps方式配置flex10k.这样用比较好.（这是我在网上看到的,可以这样用吗?怀疑中）望达人告知. 3 O. ?, B1 E) X" s( d5 E) g9 F& ~5,下载电缆,Altera下的下载电缆分为byteblaster和byteblasterMV,以及ByteBlaster II,现在还推出了基于USB-blaster.由于BB基本已经很少有人使用,而USB-Blaster现在又过于昂贵,这里就说一下BBII和 BBMV的区别. * R' z- w4 `+ q6 }4 r( ~BBII支持多电压供电5.5v,3.3v,2.5v,1.8v; 3 v1 z! J/ ^% T6 G$ M) |% w- vBBII支持三种下载模式:AS,可对Altera的As串行配置芯片(EPCS系列)进行编程 &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; PS,可对FPGA进行配置 &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; JTAG,可对FPGA,CPLD,即Altera配置芯片(EPC系列)编程 # _5 p1 _$ i" L% }- p8 f( t2 B&<60; &<60; 而BBMV只支持PS和JTAG 6,一般在做FPGA实验板,(如cyclone系列)的时候,用AS+JTAG方式,这样可以用JTAG方式调试,而最后程序已经调试无误了后,再用 AS模式把程序烧到配置芯片里去,而且这样有一个明显的优点,就是在AS模式不能下载的时候,可以利用Quartus自带的工具生成JTAG模式下可以利用的jic文件来验证配置芯片是否已经损坏,方法祥见附件(这是骏龙的人写的,摘自咱们的坛子,如有版权问题,包涵包涵). 7.Altera的FPGA可以通过单片机,CPLD等加以配置,主要原理是满足datasheet中的时序即可,这里我就不多说了,有兴趣的朋友可以看看下面几篇文章,应该就能够明白是怎么回事了. 8.配置时,quartus软件操作部分： - j4 |9 f$ O6 U& L: H" N(1).assignment-->device-->device&pin options-->选择configuration scheme,configuaration mode,configuration device,注 * X( t4 f: |  m  }7 f 意在不支持远程和本地更新的机器中configuration mode不可选择,而configuration device中会根据不同的配置芯片产生pof文件, 如果选择自动,会选择最小密度的器件和适合设计 (2).可以定义双口引脚在配置完毕后的作用,在刚才的device&pin option-->dual-purpose pins-->,可以在配置完毕后继续当I/O口 ) z& B/ u5 [" t$ C7 P# ]使用 0 d) P) ?0 ?6 q# b(3).在general菜单下也有很多可钩选项,默认情况下一般不做改动,具体用法参见altera configuration ; k) t2 @, c. {0 }9 N  f * ^, J, R3 h; A& H5 {# Dhandbook,volume2,sectionII. (4)关于不同后缀名的文件的适用范围: " J3 ]" E6 `0 o7 r! Psof(SRAM Object File)当直接用PS模式下将配置数据下到FPGA里用到,USB BLASTER,MASTERBLASER,BBII,BBMV适用,quartusII会自 # p5 m* B# ~; o 动生成,所有其他的配置文件都是由sof生成的. ' y' U3 a$ C4 J2 opof(Programmer Object File)也是由quartusII自动生成的,BBII适用,AS模式下将配置数据下到配置芯片中 rbf(Raw Binary File)用于微处理器的二进制文件.在PS,FPP,PPS,PPA配置下有用处 * A, g$ G- A6 Y, Y" k% x* u: crpd(Raw Programing Data File)包含bitstream的二进制文件,可用AS模式配置,只能由pof文件生成 hex(hexadecimal file)这个就不多说了,单片机里很多 ttf(Tabular Text File)适用于FPP,PPS,PPA,和bit-wide PS配置方式 sbf(Serial Bitstream File)用PS模式配置Flex 10k和Flex6000的 jam(Jam File)专门用于program,verigy,blank-check   z3 p5 R$ t8 C7 A, b5 cjic的用法6楼已经提到,在这里就不多说了 + x' h6 m8 V9 a' t  f7 f

kenson

常见到有网友问及 Altera FPGA 的配置文件，这里进行一下简单的总结：
9 W  {' d; D8 j* F) O# y. {3 Z. e
.sof（SRAM Object File）：如果选择模式为 JTAG 或 PS 方式，使用 Altera 的下载电缆对 FPGA 进行配置时，将用到 .sof 文件。此文件是 Quartus II 自动产生的。在使用 .sof 文件配置时，Quartus II 下载工具将控制整个配置的顺序，并向配置数据流内自动插入合适的头信息。其他的配置文件类型都是从 .sof 产生出来的。
' C% D9 d) f6 G4 t.pof（Programmer Object File）：是用来对各种 Altera 配置芯片进行编程的文件。要注意的是，需要在 Quartus II 中设置编程器件类型，才可以生成该类型的 .pof 文件。对一些小的 FPGA，多个 FPGA 的 .sof 文件可以放到一个 .pof 文件中，烧制到一个配置器件中；而对一些较大的 FPGA，如果一个配置器件不够，可以使用多个配置器件。
. b' i8 W+ x  S6 _% `$ A.rbf（Raw Binary File）：是二进制的配置文件，只包含配置数据的内容。通常被用在外部的智能配置设备上，如微处理器。例如，一种用法是将 .rbf 文件通过其他工具转换成十六进制的数组文件，编译到微处理器的执行代码中，由微处理器将数据加载到 FPGA 中。当然，也可以由处理器在配置过程中完成实时的转换工作。.rbf 中的 LSB（最低位）被首先载入到 FPGA 中。
.rpd（Raw Programming Data File）：用外部编程设备对 AS 串行配置芯片进行在系统编程（ISP）的文件。这个文件是由 .pof 转换而来的。选择不同的 AS 配置芯片，转换得到的 .rpd 文件大小都不一样。
.hex（Hexadecimal File）：是一个 ASCII 码文件，以 Intel 的十六进制格式存放了 FPGA 的配置内容，可以用在外部的配置设备上。
  X& d' C8 `, W, }, @.ttf（Tabular Text File）：与 .rbf 内容一样的 ASCII 码格式文件。在每个配置数据字节之间用逗号隔开。
.sbf（Serial Bitstream File）：用 BitBlaster 来通过 PS 方式配置 FLEX10K 和 FLEX6000 系列器件将使用该文件。
.jam（Jam File）：是一种以 Jam 器件编程语言描述的 ASCII 码文件。它包含了对 JTAG 链中的一个或多个 FPGA 进行编程、配置、验证和空白校验的数据信息。用户可以在 Quartus II 的编程器或微处理器中使用 .jam 文件，并可以用 .jam 文件对所有 Quartus II 支持的器件，以及 EPC2、EPC4、EPC8 和 EPC16 器件，进行配置和编程。甚至 JTAG 链上还可以包含非 Altera 的器件。

kenson

配置是对 FPGA 内容进行编程的一个过程，每次上电后需要进行配置是基于 SRAM 工艺 FPGA 的一个特点，也可以说是一个缺点。在 FPGA 内部，有许多可编程的多路器、逻辑、互连线结点和 RAM 初始化内容等，都需要配置数据来控制。配置 FPGA 的过程看似简单，但却是实际系统中遇到问题最多的地方。
在主动串行（AS）配置方式中，FPGA 必须与 Altera 专用的 AS 串行配置器件一起使用。 AS 串行配置芯片是一种非易失性的、基于 Flash 存储器的器件，它与 FPGA 的接口有4个信号：DCLK、ASDI、nCS 和 DATA。可以使用 Altera 的 ByteBlaster II 加载电缆进行编程。
被动串行（PS）是使用最多的一种配置方式，该方式下，FPGA 处于完全被动的地位。FPGA 接收 DCLK、nCONFIG、DATA0，给出配置的 nSTATUS 以及 CONF_DONE 等。PS 配置可以使用 ALtera 的配置器件（EPC1、EPC4 等），可以使用系统中的微处理器，也可以使用单板上的 CPLD，或者是 Altera 的下载电缆。不管配置的数据源从哪里来，只要可以模拟出 FPGA 需要的配置时序来，将配置数据写入 FPGA 就可以。
, O# m8 z1 w8 Q0 oJTAG 接口是一个业界标准接口。Altera FPGA 基本上都可以支持由 JTAG 命令来配置 FPGA 的方式，而且 JTAG 配置方式比其他任何一种配置方式的优先级都高。JTAG 接口由4个必须信号 TDI、TDO、TMS 和 TCK，以及一个可选信号 TRST 构成。可以使用 Altera 的下载电缆，也可以使用微处理器等从 JTAG 接口配置 FPGA。
& B8 H$ z, j3 j* s% y( C. ^建议 pennypenny 好好看一看 Altera 官方提供的有关 Altera FPGA 配置编程的技术文档！