用quartusII编程3-8译码器，时序仿真出错，类似延迟，求指教

yutou

代码如下：
* }& r3 v7 i  x5 `" H// decoder 3 to 8 decoder with an enable control;
module decoder ( y , en , a );
output [ 7:0 ] y;   // 八位输出
input en;    // 使能端
" w. e/ K& X/ X. _input [ 2:0 ] a;   // 三位地址端
; D* W0 h4 o3 o5 R2 m/ [
4 p1 R# J' y- E6 B4 u- sreg [ 7:0 ] y;
always @ ( en or a )
$ ^2 \1 Q, i$ K% K% p; T  B, i        if ( en )
                case ( a )
                        3'b000 : y = 8'b1111_1110;
4 ^( E; Y- z# Y! L                        3'b001 : y = 8'b1111_1101;
                        3'b010 : y = 8'b1111_1011;
8 U& p  |9 U# N) ?+ I* A                        3'b011 : y = 8'b1111_0111;
                        3'b100 : y = 8'b1110_1111;
                        3'b101 : y = 8'b1101_1111;
                        3'b110 : y = 8'b1011_1111;
                        3'b111 : y = 8'b0111_1111;
                        default : y = 8'b1111_1111;
                endcase
        else
5 x5 p% ]* }7 |4 f                y = 8'b1111_1111;
       
- j" L0 C& x9 Q  u$ ~0 C) oendmodule // end of decoder;
, M( C. u* d, e1 |7 e* q; v5 N
产生的波形文件见下图。
本来应该是，en=1,a=000的时候，输出y=1111_1110；结果y=1111_1110却跑到a=001的时候去了。。。。。
1 r/ b" \, L8 Q. @+ V: z% Y8 E本人小白，刚学verilog hdl，写一个3-8译码器就出错了，还望各位大哥大姐多多指教！

kenson

看了你一下这个写法不怎么好！暂时不说你输出延迟的问题，单单你从输出的部分已有好多的毛刺了。这是不允许的，解决的办法是用寄存器，还有尽量不能用always @ ( en or a ) 这样的写法，你可以用always @(posedge en )
6 _" M$ E, }5 f4 P' ?  B! @还有a作为输入的判断不怎么好，不建议这样写，还有最好加复位REST。推荐的写法是用状态机，决不会产生你这样的延迟和毛刺。

kenson

状态机你从我发的帖子上找，不能全部相信国内书的写法，好多是误导人的，状态机是最适合VERILG上用的。