$(@:_config=)什么意思？

kenson

已经编译出bin文件了，现在研究一下makefile，把遇到的问题记录下来：

1.  $(@:_config=)什么意思？
7 F( j% A- o+ ]网上查到如下解释
$ l& Z" r+ Z& c7 b* |6 G2 d; h3 S这里使用了Makefile中的替换引用规则,类似常看到的例子 obj=$(srcfiles:%.c=%.o): 由.c得到对应的.o文件.
这里是一样的道理:
/ {/ u9 N0 n9 M9 P/ Q+ N. Q $(@:_config=)

@代表的是target smdk2410_config, 那么$(@:_config=)就是将smdk2410_config中的_config替换为空!得到smdk2410; 你可以用echo自己打印出来看看就明白了!

0 y+ c9 b5 D( H" d# \3 Usmdk2410_config : unconfig
) y7 I# E3 G; Y, J: P3 O  @echo $(@:_config=) # 打印出来看看吧
  @$(MKCONFIG) $(@:_config=) ARM arm920t smdk2410 NULL s3c24x0
但有一点不明白@代表目标吗？印象里好像是$@ 才代表目标，做了个测试 “
all:
" x8 @. @& l- L  V   @echo $@   输出是all
4 e: W0 I) s8 I2 X* n7 m0 |   @echo @    输出是@
   @echo $(@) 输出是all
所以我认为符号@在$()中和$@是一样的
2. 目标 ：依赖
        命令
6 ]( I% e6 d: Y$ ^5 t9 j  命令是否可以直接是一个文件名？
4 Y$ s7 b4 A' v0 @- F/ A做了个测试证明可以：
% a! V* T6 T9 Q& U7 @9 @& [7 n在外面建立一个makecfg  里面输入 echo i am here ！
在makefile 里
! y8 ~6 I1 T" ]1 [% }all：
, }# a7 a" K, z: y+ W9 h6 R    @（路径/makecfg）

4 J8 h7 N' V5 ?( ]: l输入命令make all
& x1 a( q4 D7 c8 |2 Y- z: i就会输出 i am here ！

kenson

越看越发现makefile功能实在强大，配合shell 一起用所向无敌