$(@:_config=)什么意思？

kenson

已经编译出bin文件了，现在研究一下makefile，把遇到的问题记录下来：

1.  $(@:_config=)什么意思？
网上查到如下解释
! W$ P2 A5 y3 q* w这里使用了Makefile中的替换引用规则,类似常看到的例子 obj=$(srcfiles:%.c=%.o): 由.c得到对应的.o文件.
) z/ H( H0 p! z7 X( v" O- _这里是一样的道理:
$ j4 b$ P2 {1 v- }; T $(@:_config=)
0 U3 {6 E! I: l. {% d
1 h8 ~6 T1 W3 g' \# ` @代表的是target smdk2410_config, 那么$(@:_config=)就是将smdk2410_config中的_config替换为空!得到smdk2410; 你可以用echo自己打印出来看看就明白了!

smdk2410_config : unconfig
) ?2 M4 k+ D0 O/ D. l  @echo $(@:_config=) # 打印出来看看吧
4 c8 n& l& G% g: C4 o" n* g9 b  @$(MKCONFIG) $(@:_config=) arm arm920t smdk2410 NULL s3c24x0
% h6 q: E+ ?: F5 v% g: P. n$ R' S但有一点不明白@代表目标吗？印象里好像是$@ 才代表目标，做了个测试 “
/ C1 B* A% F; j8 K1 Mall:
: r; I8 o( @: [. P9 [2 m   @echo $@   输出是all
  f  M% u6 K* j3 {2 E   @echo @    输出是@
   @echo $(@) 输出是all
, H) X  K# m* _5 E' N" i; o4 D  |所以我认为符号@在$()中和$@是一样的
( v( b3 {; Y' t6 C2. 目标 ：依赖
8 A. ?8 i9 _* g( a& h        命令
  命令是否可以直接是一个文件名？
做了个测试证明可以：
8 u( u8 E! J: b5 _  A3 G在外面建立一个makecfg  里面输入 echo i am here ！
在makefile 里
all：
    @（路径/makecfg）
/ @5 o4 m4 Z. Y) L) ?7 \3 i' d
输入命令make all
! Z1 Z$ \# u8 u+ ~就会输出 i am here ！

kenson

越看越发现makefile功能实在强大，配合shell 一起用所向无敌